

AULA:


1. Teoria

Descrivere le principali differenze tra i dispositivi CPLD e FPGA

AULA:

2. Progetto Sistema Digitale

Progettare, con il metodo ASM, il controllore di un sistema digitale sincrono in grado di ricevere comandi codificati in forma seriale e di attivare una su otto linee di uscita, secondo le specifiche descritte piu' avanti. L'architettura del sistema e' definita nella figura.



Il sistema riceve i comandi dalla linea seriale **Line**. Il cambiamento dei bit di dato in ingresso avviene sul fronte di discesa del clock **CLK**, mentre la MSF li campiona su quello di salita (la durata di un bit e' pari al periodo del clock).

Ogni comando seriale e' costituito da un pacchetto di quattro bit.

Ogni comando si suppone sia trasmesso sufficientemente separato dal precedente e dal successivo. La struttura del pacchetto prevede un "bit di start" a uno, seguito nell'ordine dai bit di comando **C₀** e **C₁**, e da un "bit di stop" a zero. Se il "bit

di stop" e' ricevuto errato, il sistema semplicemente ignora il comando. In assenza di segnale, la linea si trova al valore logico zero. La funzione svolta dal sistema, alla ricezione di un comando, e' descritta nella tabella seguente:

C0	C1	Uscite:
0	0	Q7...Q0 sono inizializzate al valore "10000000"
0	1	Q7...Q0 sono inizializzate al valore "00000001"
1	0	Shift verso sinistra - Q(j) si sposta in Q(j+1) - solo se Q7=0
1	1	Shift verso destra - Q(j) si sposta in Q(j-1) - solo se Q0=0

Q7 e Q0 sono letti dalla MSF solo per rilevare le "condizioni limite" dello spostamento dell'uscita attiva. L'attivazione dell'ingresso asincrono di reset (attivo basso) azzerà le uscite e pone il sistema in attesa di un comando. Si chiede:

1. Il diagramma ASM della MSF
2. Un diagramma temporale che descriva il funzionamento del sistema nel caso in cui, dopo l'attivazione del Reset, sia ricevuto il secondo ed il terzo dei comandi descritti nella tabella qui sopra. Si riportino, oltre agli ingressi e uscite del sistema, anche le connessioni tra MSF di controllo e sistema.
3. Il codice VHDL del componente Univ8.

Il "Registro Universale" **Univ8** opera in 4 modalità differenti, a seconda del valore degli ingressi S1 e S0:

S ₀	S ₁	Funzione del Registro (al fronte di salita del clock CK)
0	0	I dati presenti sulle uscite Q ₇ ..Q ₀ rimangono invariati
0	1	SIPO: i dati presenti sulle uscite Q ₇ ..Q ₀ scorrono verso destra (Q ₇ ← Q ₀). Ingresso seriale: L-IN
1	0	SIPO: i dati presenti sulle uscite Q ₇ ..Q ₀ scorrono verso sinistra (Q ₇ ← Q ₀). Ingresso seriale: R-IN
1	1	PIPO: i dati presenti sugli ingressi P ₇ ..P ₀ sono trasferiti (e memorizzati) sulle uscite Q ₇ ..Q ₀

L'ingresso di clear CL e' attivo basso e asincrono.